封裝如何制成圖文詳解-常見MOS管封裝大全引腳圖及引腳順序-KIA MOS管
信息來源：本站 日期：2018-12-01
封裝，即隱藏對象的屬性和實(shí)現(xiàn)細(xì)節(jié)，僅對外公開接口，控制在程序中屬性的讀和修改的訪問級別；將抽象得到的數(shù)據(jù)和行為（或功能）相結(jié)合，形成一個(gè)有機(jī)的整體，也就是將數(shù)據(jù)與操作數(shù)據(jù)的源代碼進(jìn)行有機(jī)的結(jié)合，形成“類”，其中數(shù)據(jù)和函數(shù)都是類的成員。在電子方面，封裝是指把硅片上的電路管腳，用導(dǎo)線接引到外部接頭處，以便與其它器件連接。
在面向?qū)ο缶幊讨校庋b（encapsulation）是將對象運(yùn)行所需的資源封裝在程序?qū)ο笾小旧希欠椒ê蛿?shù)據(jù)。對象是“公布其接口”。其他附加到這些接口上的對象不需要關(guān)心對象實(shí)現(xiàn)的方法即可使用這個(gè)對象。這個(gè)概念就是“不要告訴我你是怎么做的，只要做就可以了。”對象可以看作是一個(gè)自我包含的原子。對象接口包括了公共的方法和初始化數(shù)據(jù)。
目前常見的封裝有兩種，一種是電動(dòng)玩具內(nèi)常見的，黑色長得像蜈蚣的 DIP 封裝，另一為購買盒裝 CPU 時(shí)常見的 BGA 封裝。至于其他的封裝法，還有早期 CPU 使用的 PGA（Pin Grid Array；Pin Grid Array）或是 DIP 的改良版 QFP（塑料方形扁平封裝）等。因?yàn)橛刑喾N封裝法，以下將對 DIP 以及 BGA 封裝做介紹。
首先要介紹的是雙排直立式封裝（Dual Inline Package；DIP），從下圖可以看到采用此封裝的 IC芯片在雙排接腳下，看起來會(huì)像條黑色蜈蚣，讓人印象深刻，此封裝法為最早采用的 IC 封裝 技術(shù)，具有成本低廉的優(yōu)勢，適合小型且不需接太多線的芯片。但是，因?yàn)榇蠖嗖捎玫氖撬芰希嵝Ч^差，無法滿足現(xiàn)行高速芯片的要求。因此，使用此封裝的，大多是歷久不衰的芯片，如下圖中的 OP741，或是對運(yùn)作速度沒那么要求且芯片較小、接孔較少的 IC 芯片。
左圖的 IC 芯片為 OP741，是常見的電壓放大器。右圖為它的剖面圖，這個(gè)封裝是以金線將芯片接到金屬接腳（Leadframe）。（Source ：左圖 Wikipedia、右圖 Wikipedia）
至于球格陣列（Ball Grid Array，BGA）封裝，和 DIP 相比封裝體積較小，可輕易的放入體積較小的裝置中。此外，因?yàn)榻幽_位在芯片下方，和 DIP 相比，可容納更多的金屬接腳。
相當(dāng)適合需要較多接點(diǎn)的芯片。然而，采用這種封裝法成本較高且連接的方法較復(fù)雜，因此大多用在高單價(jià)的產(chǎn)品上。
左圖為采用 BGA 封裝的芯片。右圖為使用覆晶封裝的 BGA 示意圖。（Source： 左圖 Wikipedia）行動(dòng)裝置興起，新技術(shù)躍上舞臺
然而，使用以上這些封裝法，會(huì)耗費(fèi)掉相當(dāng)大的體積。像現(xiàn)在的行動(dòng)裝置、穿戴裝置等，需要相當(dāng)多種元件，如果各個(gè)元件都獨(dú)立封裝，組合起來將耗費(fèi)非常大的空間，因此目前有兩種方法，可滿足縮小體積的要求，分別為 SoC（System On Chip）以及 SiP（System In Packet）。
在智慧型手機(jī)剛興起時(shí)，在各大財(cái)經(jīng)雜誌上皆可發(fā)現(xiàn) SoC 這個(gè)名詞，然而 SoC 究竟是什么東西？簡單來說，就是將原本不同功能的 IC，整合在一顆芯片中。藉由這個(gè)方法，不單可以縮小體積，還可以縮小不同 IC 間的距離，提升芯片的計(jì)算速度。至于制作方法，便是在 IC 設(shè)計(jì)階段時(shí)，將各個(gè)不同的 IC 放在一起，再透過先前介紹的設(shè)計(jì)流程，制作成一張光罩。
然而，SoC 并非只有優(yōu)點(diǎn)，要設(shè)計(jì)一顆 SoC 需要相當(dāng)多的技術(shù)配合。IC 芯片各自封裝時(shí)，各有封裝外部保護(hù)，且 IC 與 IC 間的距離較遠(yuǎn)，比較不會(huì)發(fā)生交互干擾的情形。但是，當(dāng)將所有 IC 都包裝在一起時(shí)，就是噩夢的開始。IC 設(shè)計(jì)廠要從原先的單純設(shè)計(jì) IC，變成了解并整合各個(gè)功能的 IC，增加工程師的工作量。此外，也會(huì)遇到很多的狀況，像是通訊芯片的高頻訊號可能會(huì)影響其他功能的 IC 等情形。
此外，SoC 還需要獲得其他廠商的 IP（intellectual property）授權(quán)，才能將別人設(shè)計(jì)好的元件放到 SoC 中。因?yàn)橹谱?SoC 需要獲得整顆 IC 的設(shè)計(jì)細(xì)節(jié)，才能做成完整的光罩，這同時(shí)也增加了 SoC 的設(shè)計(jì)成本。或許會(huì)有人質(zhì)疑何不自己設(shè)計(jì)一顆就好了呢？因?yàn)樵O(shè)計(jì)各種 IC 需要大量和該 IC 相關(guān)的知識，只有像 Apple 這樣多金的企業(yè)，才有預(yù)算能從各知名企業(yè)挖角頂尖工程師，以設(shè)計(jì)一顆全新的 IC，透過合作授權(quán)還是比自行研發(fā)劃算多了。
作為替代方案，SiP 躍上整合芯片的舞臺。和 SoC 不同，它是購買各家的 IC，在最后一次封裝這些 IC，如此便少了 IP 授權(quán)這一步，大幅減少設(shè)計(jì)成本。此外，因?yàn)樗鼈兪歉髯元?dú)立的 IC，彼此的干擾程度大幅下降。
Apple Watch 采用 SiP 技術(shù)將整個(gè)電腦架構(gòu)封裝成一顆芯片，不單滿足期望的效能還縮小體積，讓手錶有更多的空間放電池。（Source：Apple 官網(wǎng)）
采用 SiP 技術(shù)的產(chǎn)品，最著名的非 Apple Watch 莫屬。因?yàn)?Watch 的內(nèi)部空間太小，它無法采用傳統(tǒng)的技術(shù)，SoC 的設(shè)計(jì)成本又太高，SiP 成了首要之選。藉由 SiP 技術(shù)，不單可縮小體積，還可拉近各個(gè) IC 間的距離，成為可行的折衷方案。下圖便是 Apple Watch 芯片的結(jié)構(gòu)圖，可以看到相當(dāng)多的 IC 包含在其中。
Apple Watch 中采用 SiP 封裝的 S1 芯片內(nèi)部配置圖。（Source：chipworks）
完成封裝后，便要進(jìn)入測試的階段，在這個(gè)階段便要確認(rèn)封裝完的 IC 是否有正常的運(yùn)作，正確無誤之后便可出貨給組裝廠，做成我們所見的電子產(chǎn)品。至此，半導(dǎo)體產(chǎn)業(yè)便完成了整個(gè)生產(chǎn)的任務(wù)。
TO（Transistor Out-line）的中文意思是“晶體管外形”。這是早期的封裝規(guī)格，例如TO-92，TO-92L，TO-220，TO-252等等都是插入式封裝設(shè)計(jì)。近年來表面貼裝市場需求量增大，TO封裝也進(jìn)展到表面貼裝式封裝。
TO252和TO263就是表面貼裝封裝。其中TO-252又稱之為D-PAK，TO-263又稱之為D2PAK。
D-PAK封裝的MOSFET有3個(gè)電極，柵極（G）、漏極（D）、源極（S）。其中漏極（D）的引腳被剪斷不用，而是使用背面的散熱板作漏極（D），直接焊接在PCB上，一方面用于輸出大電流，一方面通過PCB散熱。所以PCB的D-PAK焊盤有三處，漏極（D）焊盤較大。
芯片封裝流行的還是雙列直插封裝，簡稱DIP(Dual ln-line Package)。DIP封裝在當(dāng)時(shí)具有適合PCB(印刷電路板)的穿孔安裝，具有比TO型封裝易于對PCB布線以及操作較為方便等一些特點(diǎn)，其封裝的結(jié)構(gòu)形式也很多，包括多層陶瓷雙列直插式DIP，單層陶瓷雙列直插式DIP，引線框架式DIP等等。常用于功率晶體管、穩(wěn)壓芯片的封裝。
SOT（Small Out-Line Transistor）小外形晶體管封裝。這種封裝就是貼片型小功率晶體管封裝，比TO封裝體積小，一般用于小功率MOSFET。常見的規(guī)格如上。
主板上常用四端引腳的SOT-89 MOSFET。
SOP（Small Out-Line Package）的中文意思是“小外形封裝”。SOP是表面貼裝型封裝之一，引腳從封裝兩側(cè)引出呈海鷗翼狀（L 字形）。材料有塑料和陶瓷兩種。SOP也叫SOL 和DFP。SOP封裝標(biāo)準(zhǔn)有SOP-8、SOP-16、SOP-20、SOP-28等等，SOP后面的數(shù)字表示引腳數(shù)。MOSFET的SOP封裝多數(shù)采用SOP-8規(guī)格，業(yè)界往往把“P”省略，叫SO（Small Out-Line ）。
SO-8采用塑料封裝，沒有散熱底板，散熱不良，一般用于小功率MOSFET。
SO-8是PHILIP公司首先開發(fā)的，以后逐漸派生出TSOP（薄小外形封裝）、VSOP（甚小外形封裝）、SSOP（縮小型SOP）、TSSOP（薄的縮小型SOP）等標(biāo)準(zhǔn)規(guī)格。
這些派生的幾種封裝規(guī)格中，TSOP和TSSOP常用于MOSFET封裝。
QFN（Quad Flat Non-leaded package）是表面貼裝型封裝之一，中文叫做四邊無引線扁平封裝，是一種焊盤尺寸小、體積小、以塑料作為密封材料的新興表面貼裝芯片封裝技術(shù)。現(xiàn)在多稱為LCC。QFN是日本電子機(jī)械工業(yè)會(huì)規(guī)定的名稱。封裝四邊配置有電極接點(diǎn)，由于無引線，貼裝占有面積比QFP小，高度比QFP低。這種封裝也稱為LCC、PCLC、P－LCC等。QFN本來用于集成電路的封裝，MOSFET不會(huì)采用的。Intel提出的整合驅(qū)動(dòng)與MOSFET的DrMOS采用QFN-56封裝，56是指在芯片背面有56個(gè)連接Pin。
聯(lián)系方式：鄒先生
聯(lián)系電話：0755-83888366-8022
手機(jī)：18123972950
QQ：2880195519
聯(lián)系地址：深圳市福田區(qū)車公廟天安數(shù)碼城天吉大廈CD座5C1
請搜微信公眾號:“KIA半導(dǎo)體”或掃一掃下圖“關(guān)注”官方微信公眾號
請“關(guān)注”官方微信公眾號:提供 MOS管 技術(shù)幫助
